Modulcode:	MSP0901
Englische Bezeichnung:	Master project - Design of algorithms for massively parallel hardware
Modulverantwortliche(r):	Prof. Dr. Manfred Schimmler
Turnus:	jedes Jahr (WS10/11 WS11/12 SS12 WS12/13 SS13 WS13/14 SS14 WS14/15)
Präsenzzeiten:	4PÜ
ECTS:	12
Workload:	360 Std.
Dauer:	ein Semester
Modulkategorien:	Prakt (MSc Inf)
Lehrsprache:	Deutsch
Voraussetzungen:

Kurzfassung:

Das Modul liefert praktische Erfahrungen mit der Konfiguration von massiv parallelen Hardwarearchitekturen in Hinsicht auf die effiziente Lösung rechenintensiver Probleme.

Lernziele:

Nach dem Absolvieren des Moduls sollen die Studierenden in der Lage sein, auf FPGAs basierende parallele Architekturen zu nutzen. Zu diesem Zweck werden sie mit einer Auswahl von rechenintensiven Problemen z.B. aus der Bio-Informatik oder Kryptographie konfrontiert. Hierfür sollen Algorithmen entworfen und/oder bekannte Algorithmen auf dem FPGA-basierten Parallelrechner RIVYERA S6-LX 150 implementiert werden. Das Lernziel besteht darin, bekannte Algorithmen auf die Effizienz für eine solche Hardwarearchitektur hin evaluieren sowie neue Algorithmen entwerfen und implementieren zu können.

Lehrinhalte:

Algorithmenentwurf und Umsetzung aus dem Bereich Bioinformatik und Kryptographie auf dem FPGA-basierten Parallelrechner RIVYERA S6-LX 150.

Weitere Voraussetzungen:

VHDL-Kenntnisse sind erforderlich. Der Besuch der Veranstaltungen 'Rechnergestützter Entwurf digitaler Systeme' oder 'FPGA-Entwurf mit VHDL' wird daher dringend empfohlen.

Prüfungsleistung:

Semesterbegleitende mündliche Prüfungen der Teilleistungen, Abschlusspräsentation

Lehr- und Lernmethoden:

Verwendbarkeit:

Literatur:

Verweise:

Kommentar: